記事詳細
【ECTC】TSMC、28nm世代チップを用いた2.5次元LSI技術「CoWoS」の信頼性評価結果を示す
半導体パッケージ技術に関する国際学会「2013 Electronic Components and Technology Conference(ECTC)」(2013年5月28〜31日、米国ラスベガス)の2日目、セッション8「3D Reliability and Packaging Challenges」では、台湾TSMC(Taiwan Semiconductor Manufacturing Co., Ltd.)が同社の2.5次元LSI技術「CoWoS(Chip-on-Wafer-on-Substrate)」の信頼性評価結果について報告した(講演番号8-3)。講演タイトルは「Reliability Characterization of Chip-on-Wafer-on-Substrate(CoWoS) 3D IC Integration Technology」。
記事の表示はここまでです。 元記事を読む